低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件
授权
摘要
本发明公开低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件。方法步骤：1)形成低缺陷密度高压N型阱和低压N型阱；2)形成自对准P型阱；3)兼容高低压兼容厚薄栅氧结构；4)兼容多层金属互连结构；器件包括衬底、高压N型阱、低压N型阱、自对准P型阱、LOCOS场氧化层、低压MOS薄栅氧化层、栅多晶层、P型MOS轻掺杂源漏注入区、侧壁保护层、P型MOS源漏注入区、多晶层、氧氮介质层、N型MOS源漏注入区、高压MOS厚栅氧化层、栅多晶层顶层氧氮介质保护层、硅/多晶硅‑金属层M1间接触孔、硅/多晶硅/场氧‑金属层M1层间ILD介质平坦化层等。本发明实现了精细控制高压阱区的位错缺陷密度，有效抑制高压阱区隔离PN结反向偏置漏电。
基本信息
专利标题 ：
低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件
专利标题（英）：
暂无
公开（公告）号 ：
CN113380799A
申请号 ：
CN202110591089.3
公开（公告）日 ：
2021-09-10
申请日 ：
2021-05-28
授权号 ：
CN113380799B
授权日 ：
2022-06-14
发明人 ：
殷万军刘玉奎崔伟桂林梁康弟谭开州裴颖
申请人 ：
重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
申请人地址 ：
重庆市沙坪坝区西园二路98号
代理机构 ：
重庆缙云专利代理事务所(特殊普通合伙)
代理人 ：
王翔
优先权 ：
CN202110591089.3
主分类号 ：
H01L27/092
IPC分类号 ：
H01L27/092 H01L21/8238
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/08
只包括有一种半导体组件的
H01L27/085
只包含场效应的组件
H01L27/088
有绝缘栅场效应晶体管的组件
H01L27/092
互补MIS场效应晶体管
法律状态
2022-06-14 ：
授权
2021-09-28 ：
实质审查的生效
IPC(主分类) : H01L 27/092
申请日 : 20210528
申请日 : 20210528
2021-09-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
