基于CMOS双阱工艺的EDMOS制作方法及其结构
授权
摘要
本发明涉及半导体制造技术领域，具体涉及一种基于CMOS双阱工艺的EDMOS制作方法及其结构。其中，制作方法包括：提供第一导电类型衬底；在第一导电类型衬底的高压EDMOS区域中，形成第一导电类型高压阱；在第一导电类型高压阱上形成第一栅极结构；在位于第一栅极结构两侧的第一导电类型高压阱中，分别形成第一导电类型体区和第二导电类型漂移区；在第一导电类型体区中形成第一源极，在第二导电类型漂移区中形成第一漏极；在第一栅极结构和第一漏极之间形成热电子阻挡层；在热电子阻挡层上形成金属硅化物阻挡层。其中，基于CMOS双阱工艺的EDMOS为通过上述制作方法直接制造而成的结构。本发明的制作工艺和结构能够有效地缓解HCI效应对高压器件可靠性的影响。
基本信息
专利标题 ：
基于CMOS双阱工艺的EDMOS制作方法及其结构
专利标题（英）：
暂无
公开（公告）号 ：
CN111128893A
申请号 ：
CN201911325110.4
公开（公告）日 ：
2020-05-08
申请日 ：
2019-12-20
授权号 ：
CN111128893B
授权日 ：
2022-04-05
发明人 ：
刘俊文
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN201911325110.4
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092 H01L29/06
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-04-05 ：
授权
2020-06-02 ：
实质审查的生效
IPC(主分类) : H01L 21/8238
申请日 : 20191220
申请日 : 20191220
2020-05-08 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
