一种GAN芯片封装制作工艺
公开
摘要
本发明公开了一种GAN芯片封装制作工艺，包括以下步骤:步骤1、选择合适大小的基框本体，在基框本体的内底端中部开设一组合适孔径的通口，在基框本体的左右端面固定穿设上导电连接体；步骤2、在通口的上下端分别设置导热板和散热罩；步骤3、在导热板的上方通过粘接剂粘接芯片本体，将芯片本体的两组引脚分别与导电连接体电性连接；步骤4、向基框本体内部注入熔融状态的封装胶，封装胶将充溢于基框本体内部，待封装胶凝固后基框本体内部形成封装层，即完成对芯片本体的封装作业。
基本信息
专利标题 ：
一种GAN芯片封装制作工艺
专利标题（英）：
暂无
公开（公告）号 ：
CN114628260A
申请号 ：
CN202210172831.1
公开（公告）日 ：
2022-06-14
申请日 ：
2022-02-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
闫怀宝闫发旺
申请人 ：
江西誉鸿锦材料科技有限公司
申请人地址 ：
江西省抚州市抚州高新技术产业开发区科纵四路以东、纬四路以南、科技大道以西、纬五路以北(半导体科技园7号楼)
代理机构 ：
成都佳划信知识产权代理有限公司
代理人 ：
任远高
优先权 ：
CN202210172831.1
主分类号 ：
H01L21/50
IPC分类号 ：
H01L21/50 H01L21/56 H01L23/10 H01L23/16 H01L23/367 H01L23/373 H01L23/40
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
法律状态
2022-06-14 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
