使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算...
其他有关事项
摘要
高速缓冲存储器控制器所支持的高速缓冲存储器容量可以通过位移CPU地址输出端与高速缓冲存储器控制器的地址输入端之间的关系及相应地加倍高速缓冲存储器线大小来进行扩充。在某些情况中，附加的逻辑生成一个隐藏的存储器周期以便从存储器中取出等于新线大小的数目的字节而与数据总线的宽度无关。这一隐藏的存储器周期是由一次读未命中与生成一个并非CPU生成的存储器地址的附加逻辑启动的。这一隐藏的存储器周期对CPU及高速缓冲存储器控制器是透明的。
基本信息
专利标题 ：
使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算机系统
专利标题（英）：
暂无
公开（公告）号 ：
CN1047741A
申请号 ：
CN90103768.0
公开（公告）日 ：
1990-12-12
申请日 ：
1990-05-24
授权号 ：
CN1020005C
授权日 ：
1993-03-03
发明人 ：
拉尔夫M·贝根帕特里克M布兰德马克E迪安
申请人 ：
国际商业机器公司
申请人地址 ：
美国纽约
代理机构 ：
中国国际贸易促进委员会专利代理部
代理人 ：
冯庚瑄
优先权 ：
CN90103768.0
主分类号 ：
G06F12/02
IPC分类号 ：
G06F12/02
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F12/00
安装在筛选装置之上的在存储器系统或体系结构内的存取、寻址或分配
G06F12/02
寻址或地址分配；地址的重新分配
法律状态
2002-04-24 ：
其他有关事项
1993-03-03 ：
授权
1990-12-12 ：
公开
1990-10-24 ：
实质审查请求
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
