一种改善金属栅高压器件可靠性的工艺方法
实质审查的生效
摘要

本发明提供一种改善金属栅高压器件可靠性的工艺方法,在衬底上形成包含栅氧层及多晶硅层的叠层;刻蚀叠层形成叠层结构;沉积覆盖叠层结构及被暴露出的衬底上的第一侧墙层;刻蚀侧墙层,将叠层结构顶部及衬底上表面暴露,在叠层结构的侧壁形成第一侧墙;在叠层结构的侧壁形成第二侧墙;刻蚀叠层结构,在叠层结构上形成多个狭槽;狭槽底部为多晶硅层;光刻胶回刻,形成覆盖衬底以及填充于狭槽的介质层;平坦化介质层;去除多晶硅层形成凹槽,并露出衬底上表面的栅氧层;在凹槽内填充金属,平坦化金属。本发明通过将多晶硅刻蚀与形成狭槽的工艺进行分离,最大程度减少狭槽形成对栅氧层的影响,极大地减轻了高压器件可靠性降低的风险。

基本信息
专利标题 :
一种改善金属栅高压器件可靠性的工艺方法
专利标题(英):
暂无
公开(公告)号 :
CN114496919A
申请号 :
CN202210097237.0
公开(公告)日 :
2022-05-13
申请日 :
2022-01-27
授权号 :
暂无
授权日 :
暂无
发明人 :
詹曜宇张志刚王奇伟
申请人 :
上海华力集成电路制造有限公司
申请人地址 :
上海市浦东新区康桥东路298号1幢1060室
代理机构 :
上海浦一知识产权代理有限公司
代理人 :
戴广志
优先权 :
CN202210097237.0
主分类号 :
H01L21/8234
IPC分类号 :
H01L21/8234  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件,例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
法律状态
2022-05-31 :
实质审查的生效
IPC(主分类) : H01L 21/8234
申请日 : 20220127
2022-05-13 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332