一种FPGA的源码分割方法及系统
实质审查的生效
摘要
本发明提供了一种FPGA的源码分割方法及系统，所述方法包括：根据FPGA资源约束条件，将输入输出延时排序靠前的多个Module instance作为初始种子，分别与其互联的Module instance进行聚类，得到多个聚类；将每个聚类中输入输出延时最小的Module instance移动到其它的聚类中，形成符合FPGA资源约束条件的多个新的聚类，重复此过程，找出不同聚类间IO最少的情况，将此时的聚类作为分割的结果。采用本发明的技术方案，可简化分割过程，提高分割性能。
基本信息
专利标题 ：
一种FPGA的源码分割方法及系统
专利标题（英）：
暂无
公开（公告）号 ：
CN114282472A
申请号 ：
CN202210001037.0
公开（公告）日 ：
2022-04-05
申请日 ：
2022-01-04
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
叶磊李艳荣周立兵
申请人 ：
深圳国微芯科技有限公司
申请人地址 ：
广东省深圳市前海深港合作区前湾一路1号A栋201室（入住深圳市前海商务秘书有限公司）
代理机构 ：
深圳市康弘知识产权代理有限公司
代理人 ：
王金刚
优先权 ：
CN202210001037.0
主分类号 ：
G06F30/343
IPC分类号 ：
G06F30/343 G06F30/327 G06F115/02
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/343
逻辑层面
法律状态
2022-04-22 ：
实质审查的生效
IPC(主分类) : G06F 30/343
申请日 : 20220104
申请日 : 20220104
2022-04-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
