本申请提供一种存储运算电路，包括第一芯片、第二芯片以及多个数据引脚。其中，第一芯片与第二芯片三维堆叠，多个数据引脚为第一芯片的数据引脚，以二维阵列的形式排布。第一芯片包括多个存储块，每个存储块包括多个存储单元。第二芯片包括多个与存储块一一对应的运算块，每个运算块包括读写电路以及与读写电路相连接的块内运算电路。本申请的存储运算电路，第一芯片与第二芯片三维堆叠，从而可以使数据引脚以二维阵列的形式排布，个数不再受限于存储器的边长，从而在一个读写周期内，可以读写并传输多于现有存储器内一行的数据参与运算，提高了带宽，进而提高了运算速度。