一种无泄漏肖特基超结半导体器件及其制造方法
实质审查的生效
摘要
本发明公开了一种无泄漏肖特基超结半导体器件及其制造方法，其中无泄漏肖特基超结半导体器件是在第一导电类型漂移区形成沟槽，沟槽内的底部沉积有金属层，金属层与第一导电类型漂移区形成柱状金属/第一导电类型半导体肖特基结，并在沟槽内的中部沉积有沟槽介电层，沟槽介电层沉积在第一导电类型漂移区与第二导电类型阱区的P/N结的高度位置，保证金属层不与第二导电类型阱区形成欧姆接触，在沟槽介电层上沉积有阴极金属层，阴极金属层分别与第二导电类型高掺杂阱区和第一导电类型高掺杂阱区形成欧姆接触。本发明的无泄漏肖特基超结半导体器件具较好的导通电阻和击穿电压、更好的器件击穿电压均匀性，同时避免逆漏电流导致移动载流子的冲击电离。
基本信息
专利标题 ：
一种无泄漏肖特基超结半导体器件及其制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114284360A
申请号 ：
CN202111591887.2
公开（公告）日 ：
2022-04-05
申请日 ：
2021-12-23
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
王立中
申请人 ：
芯立嘉集成电路（杭州）有限公司
申请人地址 ：
浙江省杭州市萧山区经济技术开发区建设三路733号信息港五期一号楼208
代理机构 ：
杭州裕阳联合专利代理有限公司
代理人 ：
吴文杰
优先权 ：
CN202111591887.2
主分类号 ：
H01L29/78
IPC分类号 ：
H01L29/78 H01L29/06 H01L21/336
法律状态
2022-04-22 ：
实质审查的生效
IPC(主分类) : H01L 29/78
申请日 : 20211223
申请日 : 20211223
2022-04-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
