本发明提供了一种基于RISC‑V的三维互联众核处理器架构及其工作方法，包括主控制层、微核阵列层及加速器层，其中，主控制层包括若干主核，所述主核为基于五级流水线RISC‑V指令集CPU内核，且主核之间以及主核与外部环境之间通过独立的总线进行交互；微核阵列层包括若干微单元组，所述微单元包括微核、数据存储单元、指令存储单元及链接控制器，其中，微核为执行所述主核部分功能的RISC‑V指令集CPU内核；加速器层，其用于满足特定需求的加速器实现空间利用运行速度的优化；其中，所述主控制层中的部分主和核与所述加速器层进行数据交互，另外的主核与微核阵列层进行交互，对于外部简单指令在所述主核中直接运算，对于复杂指令则转化为简单指令后由微核进行处理。