片上化交通图像预处理算法加速盒

授权

摘要

本实用新型提出了一种片上化交通图像预处理算法加速盒，用于为交通图像的高速处理和分析提供一种专用的嵌入式硬件平台。具体以FPGA芯片作为硬件加速的SOPC，外围模块包括扩展内存DDR SDRAM，支持硬件程序存储的SPI FLASH和SD卡，外部存储模块eMMC，支持多种有线和无线通信协议的通讯模块，为人机交互和图像处理结果显示的LCD显示屏模块，供人操作的按键模块，以及辅助硬件系统的电源、晶振、开关等部分。整个FPGA硬件系统被封装在控制盒中。本实用新型利用FPGA高度柔性的并行硬件配置能力，为大量长时间的交通图像数据处理分析提供了一种专用的低成本、低功耗的嵌入式装置。

基本信息

专利标题：

片上化交通图像预处理算法加速盒

专利标题（英）：

暂无

公开（公告）号：

暂无

申请号：

CN201920493139.2

公开（公告）日：

暂无

申请日：

2019-04-12

授权号：

CN209803846U

授权日：

2019-12-17

发明人：

胡喆徐黎培彭磊

申请人：

上海功存智能科技有限公司;曾凯

申请人地址：

上海市宝山区一二八纪念路968号1205室B区1028室

代理机构：

代理人：

优先权：

CN201920493139.2

主分类号：

G06T1/20

IPC分类号：

G06T1/20